P+F電磁閥驅(qū)動(dòng)器,P+F驅(qū)動(dòng)器，P+F

用性的驅(qū)動(dòng)器測(cè)控系統(tǒng),它 出,因此,該測(cè)控系統(tǒng)具有一定的通用性. 2.2測(cè)控系統(tǒng)的設(shè)計(jì)方法 整個(gè)系統(tǒng)需要檢測(cè)和控制的參數(shù)比較多.而 且對(duì)發(fā)生的輸出驅(qū)動(dòng)信號(hào)要求的形式比較多樣而且復(fù) 雜.因此,僅僅只使用一片C8051F020芯片是無(wú)法完 不僅可以滿足高速電磁閥的測(cè)控要求,同樣也可滿足其它產(chǎn)品的測(cè)控要求. 全滿足整個(gè)系統(tǒng)的設(shè)計(jì)要求.在對(duì)整個(gè)系統(tǒng)進(jìn)行分析和論證后,為了滿足驅(qū)動(dòng)器動(dòng)態(tài)測(cè)控系統(tǒng)的設(shè)計(jì)要求, 采用兩片C8051F020單片機(jī),來(lái)構(gòu)成整個(gè)系統(tǒng)的核 心;C8051F020單片機(jī)是*集成的混合信號(hào)系統(tǒng) 2驅(qū)動(dòng)器測(cè)控系統(tǒng) 2.1測(cè)控系統(tǒng)要求 HSV驅(qū)動(dòng)器測(cè)控系統(tǒng)要求對(duì)9路模擬信號(hào)和8 路頻率信號(hào)進(jìn)行瞬態(tài)測(cè)試和*監(jiān)測(cè),且在瞬態(tài)測(cè)試 時(shí)要求采樣速率為20次/ms,同時(shí)系統(tǒng)要求瞬態(tài)測(cè)試 和*監(jiān)控兩個(gè)狀態(tài)能夠按要求進(jìn)行切換;而對(duì)HSV 進(jìn)行驅(qū)動(dòng)的驅(qū)動(dòng)信號(hào)要求是其工作頻率（0～400Hz）, 占空比O～100%可調(diào),以及載波頻率（O～6kHz）可調(diào); 并要求輸出5路驅(qū)動(dòng)信號(hào);同時(shí),要求輸出模擬信號(hào)對(duì) 相應(yīng)設(shè)備進(jìn)行位移和角度的控制;系統(tǒng)也要輸出多路 芯片（SoC）,具有與8051兼容的高速CIP一51內(nèi)核, 而且指令集*與MCS一51指令集兼容;同時(shí)片內(nèi) 集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬,數(shù)字外設(shè) 及其他功能部件;內(nèi)置了FLASH程序存儲(chǔ)器,內(nèi)部 RAM,大部分器件內(nèi)部還有位于外部數(shù)據(jù)存儲(chǔ)器空間 的RAM;C8051F020單片機(jī)具有片內(nèi)調(diào)試電路,可以 通過(guò)4腳的JTAG接口對(duì)系統(tǒng)進(jìn)行非侵入式,全速的 再調(diào)試;這樣就大大簡(jiǎn)化了硬件電路的設(shè)計(jì).同時(shí),為 P+F電磁閥驅(qū)動(dòng)器,P+F驅(qū)動(dòng)器，P+F了提高系統(tǒng)的可靠性,硬件電路采用阻容濾波電路網(wǎng) 萬(wàn) 方數(shù)據(jù) 8期增刊 高速電磁閥的驅(qū)動(dòng)器測(cè)控系統(tǒng) 809 絡(luò),光電隔離等一系列措施來(lái)抑制外部干擾和內(nèi)部串 擾;系統(tǒng)的結(jié)構(gòu)原理框圖如圖I: 圖i測(cè)控系統(tǒng)電路原理圖 2.3 系統(tǒng)軟件設(shè)計(jì)及幾個(gè)關(guān)鍵問(wèn)題的實(shí)現(xiàn) 整個(gè)測(cè)控系統(tǒng)底層軟件主要包括上位機(jī)與1片 機(jī)如何產(chǎn)生一個(gè)所需波形,讓加載到HSV上的電流和 電壓波形符合設(shè)計(jì)的需要.由于HSV工作時(shí)起始狀態(tài) 的電流變化,這就要求在HSV不同的工作區(qū)間,產(chǎn)生 不同的波形輸出,以滿足設(shè)計(jì)的要求,從而保證電磁閥 上輸出所需的電流,電壓波形.因此,在編寫(xiě)代碼時(shí),采 用逆向推導(dǎo)的方式,*行對(duì)整體波形輸出的設(shè)計(jì),在 每一周期內(nèi)的一段時(shí)間,為了保證HSV的工作特性, 就在這一階段做單獨(dú)的考慮和設(shè)計(jì),以zui終達(dá)到HSV 對(duì)驅(qū)動(dòng)信號(hào)的特殊要求.這一關(guān)鍵問(wèn)題的解決,使得整 個(gè)高速電磁閥動(dòng)態(tài)測(cè)試實(shí)驗(yàn)?zāi)軌蝽樌�進(jìn)行. C8051F020的通訊,兩片芯片之間的通訊,l片 C8051F020的數(shù)據(jù)采集,2片C8051F020的數(shù)據(jù)采 集以及對(duì)頻率量的采集,驅(qū)動(dòng)器信號(hào)的產(chǎn)生及對(duì)開(kāi)關(guān)的控制等幾部分的程序設(shè)計(jì),因此整個(gè)系統(tǒng)的底層軟件在 設(shè)計(jì)實(shí)現(xiàn)上比較復(fù)雜,有許多的關(guān)鍵問(wèn)題需要解決. 需要解決的問(wèn)題是:兩個(gè)核心芯片在系統(tǒng)運(yùn) 行時(shí)如何進(jìn)行數(shù)據(jù)交互,在相互獨(dú)立的工作方式下如 何保持兩者協(xié)調(diào)工作.基于兩片C8051F020的系統(tǒng)在 運(yùn)行時(shí)需要進(jìn)行大量的數(shù)據(jù)交互.比如:系統(tǒng)參數(shù)的傳 遞,從片采集數(shù)據(jù)的上傳,和一些控制命令的發(fā)送與反饋等,而在底層系統(tǒng)運(yùn)行時(shí),是無(wú)法進(jìn)行人為干預(yù)的, 這就要保證兩片之間建立的通訊協(xié)議具有高可靠性和 很好的實(shí)時(shí)性,以保證系統(tǒng)*穩(wěn)定的工作.因此,在 兩片芯片之間采用了SM--Bus的總線通信協(xié)議,為了減少通訊量和保證通訊時(shí)數(shù)據(jù)傳送的正確性,對(duì)兩片 核心芯片嚴(yán)格定義了主從關(guān)系,以便于簡(jiǎn)化通訊協(xié)議 的制定;同時(shí)采用對(duì)傳送的數(shù)據(jù)和參數(shù)進(jìn)行有限次的 反復(fù)校驗(yàn),以保證數(shù)據(jù)在交互時(shí)的正確性. 冬1 1 IU融閥f:榆測(cè)的電流波形 在系統(tǒng)中,由于兩片芯片都要進(jìn)行數(shù)據(jù)采集.保證兩片上數(shù)據(jù)采集過(guò)程的同步性就顯得特別的重要,其 方法是在主片上對(duì)采樣周期進(jìn)行定時(shí),定時(shí)時(shí)間到后, 由主片向從片發(fā)送數(shù)據(jù)采集指令,從片收到指令后,便 可進(jìn)行數(shù)據(jù)采集,此時(shí)主片也進(jìn)行數(shù)據(jù)采集,當(dāng)兩片數(shù) 據(jù)采集完成后,存儲(chǔ)主片所采集的數(shù)據(jù),再通過(guò)主